PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-075853

(43)Date of publication of application: 07.04.1987

(51)Int.Cl.

G06F 12/16

(21)Application number: 60-215195

(71)Applicant: YASKAWA ELECTRIC MFG CO LTD

(22)Date of filing:

30.09.1985


(72)Inventor: KUZUSHIMA MITSUNORI

(54) SPLIT USING SYSTEM FOR MEMORY

(57)Abstract:

PURPOSE: To improve the memory using efficiency and to prolong a device lifetime by dividing a memory capacity into (n) blocks and replacing successively the using blocks at every time the abnormality is detected in a certain address of the block and using the memory up to the n-th block.

CONSTITUTION: In case the area of a block 1 is used in the operation mode of a device, the abnormality is detected in the writing mode of the data (a) of an address i1. Thus all data excluding the data on the address i1 of the block 1 are shifted to a block 2 and the address i2 of the block 2 corresponding to the address i1 of the block 1 is written. If the abnormality is detected when the data (b) is written to the address i2 of the block 2, a block 3 is used to perform the same processing. Thus the addresses are written successively with the blocks 4, 5 and so on and the using blocks are replaced successively at every time the abnormality is detected. Then the end of the lifetime is decided when



the writing abnormality is detected with the address in of the block (n). Thus the application is impossible with the memory.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-75853

@Int.Cl.4

識別記号

庁内整理番号 B-7727-5B 43公開 昭和62年(1987)4月7日

G 06 F 12/16

3 1 0

R-7737-5B

審査請求 未請求 発明の数 1 (全3頁)

69発明の名称

メモリの分割使用方式

②特 願 昭60-215195

②出 願 昭60(1985)9月30日

⑫発 明 者 葛 !

光 則

行橋市西宮市2丁目13番1号 株式会社安川電機製作所行

橋工場内

①出 願 人 株式会社安川電機製作

北九州市八幡西区大字藤田2346番地

所

②代 理 人 弁理士 若 林 忠

明 細 魯

1.発明の名称

メモリの分類使用方式

2.特許請求の範囲

電気的に督込み可能なメモリを搭載し、運転中 に揃記メモリに対する督込み動作が行なわれる装 置において、

前記メモリとしてある一定の容量を持つ1つのメモリを備え、前記メモリの容量を n 個のブロックに分割し、装置運転中に、第1のブロックのある番地に当込み異常が検出された場合には第2のブロックに当込み、第2のブロックのある香地に登込み異常が検出された場合には第3の香地にグロックを更新して、第nのブロックまで使用するメモリの分割使用方式。

3.発明の詳細な説明

〔産業上の利用分野〕

本発明は、RAM、EEPROM等、電気的に

当込み可能なメモリを搭板し、 迎転中にそのメモリに対する出込み動作が行なわれる設置に関する。

〔従米の技術〕

従来、この種の装置において、型転中にメモリに 当込みを行なう際に 出込み異常が発生した場合、(1) 異常検出を行なわないか、(2) 異常をとしたら、メモリ異常の故障信号を出力するとともに そのメモリを使用不可とし、 運転を停止に 示している がった がいない かんば メモリ 1 、メモリ 2 、メモリ 3 で 3 に 出込み異常が検出された場合に はメモリ 2 に 出込み、メモリ 2 に おいた 場合に はメモリ 2 に は込み、メモリ 2 に は 3 に 3 に 3 に 3 に 3 に 3 に 3 に 3 に 5 とっていた。

〔苑 切が解決しようとする問題点〕

上述した従来の方式のうち、(1) はデータが正常に背込まれていないのに貫込まれたものと判断される欠点があり、(2) は装置の停止により装置

(問題点を解決するための手段)

本発明の方式は、メモリとしてある一定の容量を持つ1つのメモリを備え、前記メモリの容量を n 例のブロックに分割し、装置運転中に、第1の ブロックのある香地に貴込み異常が検出された場 合には第2のブロックに出込み、第2のブロック

第1 図は本発明のメモリの分割使用方式が適用されたメモリの一実施例を示す図、第2 図は本実施例における メモリ 当込み 処理を示すフローチャートである。

本更施例では、第1図に示すように、Xバイトの容量をもつメモリが、Yバイトの容量をもつれるのでである。

次に、本実施例におけるメモリ 皆込み処理について第 2 14のフローチャートを参照して説明する。

装置が世転に入った状態で、ブロック1の領域を使用しているものとする。ブロック1の番地i,にデータ a を B 込み (ステップ1)、 B 込みが完了 すると、 番地i, の内容を 競出 し (ステップ 3)、 説出した内容がデータ a かどうかを調 (ステップ 4)、 データ a であれば「 B 込みに常」であれば「 B 込みに常」であれば、 現在使用している ブロックであるブロック1を 軽続して使用するこ

のある番地に書込み異常が検出された場合には第 3のブロックに書込むというように、ブロックの ある番地に書込み異常が検出されるたびに順次、 使用するブロックを関節して、第 nのブロックま で使用する。

(# III)

(実施例)

本発明の実施例について図面を参照して説明する。

とになる(ステップ5)。「当込み異常」であれ は、自込み可能なプロックがあるかどうか調べ (ステップ 6)、あれば空のプロックを使用し (ステップ7)、なければメモリの存命とみなし 使用不可とする(ステップ8)。この場合、ブ ·ロック1の番地i:のデータaの書込みで書込み 異常が検出されたものとすると、ステップでにお いて、ブロック1の番地に、のデータを除く全 データをブロック2に移し、ブロック1の番地 i」に相当するブロック2の番地iaにデータa を書込む。さらに、ブロック2の番地子。にデー タもを出込む際に出込み異常が検出された場合。 プロック3を使用して上記と同じ処理をする。ブ ロック3の次は、ブロック4、ブロック4の次は ブロック5とブロックのある番地にお込み異常が 検出されるたびに順次、使用するブロックを更新 する。そしてブロックnを使用しているとき、ブ ロックnの番地inにお込み異常が検出される と、ステップ8においてメモリのだ命とみなし、 使用不可となる。

特開昭62-75853(3)

でなお、 野込み異常が検出された場合に次に出込むプロックはブロック 2 、 3 、 4 … の馴者でなくてもよい。


(発明の効果)

以上説明したように本発明は、1つのメモリを 複数のブロックに分割し、 お込み異常が検出され るたびに順次、使用するブロックを更新すること により、 予値のメモリを装置に搭載する必要がな く、メモリの使用効率が向上し、メモリの 書込み 動作による装置の寿命が長くなるという 効果がある。


4.図面の簡単な説明

第1図は本発明のメモリの分割使用方式が適用されたメモリの一実施例を示す図、第2図は本実施例におけるメモリ書込み処理を示すフローチャート、第3図は従来のメモリ使用方式の例を示す図である。----


1.2.….8…メモリ書込み処理のステップ。 特許出願人 株式会社安川電機製作所



第 1 図



第 3 図



第 2 図